• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電源控制裝置，包括一電源供應單元、一重置單元、以及一電源控制單元。電源供應單元判斷來自一外部供應電源之一供應電壓是否提供至電源供應單元以產生判斷信號，且根據供應電壓來產生一操作電壓以及一待機電壓。重置單元接收判斷信號以及待機電壓，且根據判斷信號以及待機電壓來產生一重置信號，以啟動一重置操作。電源控制單元接收重置信號，且根據重置信號來產生一電源致能信號。電源供應單元根據電源致能信號來輸出或不輸出操作電壓。
    公开号:TW201319788A
    申请号:TW100140244
    申请日:2011-11-04
    公开日:2013-05-16
    发明作者:Jing-Ying Lee
    申请人:Wistron Corp；
    IPC主号:G06F1-00
    专利说明:
    處理系統以及其電源控制裝置
    本發明係有關於一種處理系統，特別是有關於一種處理系統之電源控制電路。
    一般的電子系統設備耦接一外部交流電源，且電子系統之電源管理單元將此外部電源所提供之交流電壓轉換為電子系統內各單元所需的操作電壓。在電子系統出廠前的測試過程中，或者在電子系統出廠後的使用過程中，可能會發生耦接電子系統之外部交流電源的電力不穩定的情況。電力不穩定會導致電子系統處於不明狀態而當機。詳細來說，當外部交流電源停止供應交流電壓至電子系統時，電子系統之處理單元會將系統狀態資料(包括系統參數、電源資訊等等)儲存至一記憶體，並接著進行重置操作。之後，處理單元會通知電源管理單元停止提供操作電壓至處理單元。在處理單元完成資料儲存或重置操作之前外部交流電源即開始再次供應交流電壓時，電源管理單元將無法重新供給操作電源，使得電子系統無法回復至正常狀態。接著，電子系統處於不明狀態而當機。
    因此，期望提供一種電源控制裝置，其能控制電源重新供給的時序。
    本發明提供一種電源控制裝置，包括一電源供應單元、一重置單元、以及一電源控制單元。電源供應單元判斷來自一外部供應電源之一供應電壓是否提供至電源供應單元以產生判斷信號，且根據供應電壓來產生一操作電壓以及一待機電壓。重置單元接收判斷信號以及待機電壓，且根據判斷信號以及待機電壓來產生一重置信號，以啟動一重置操作。電源控制單元接收重置信號，且根據重置信號來產生一電源致能信號。電源供應單元根據電源致能信號來輸出或不輸出操作電壓。
    在一實施例中，當電源供應單元判斷出供應電壓停止提供至電源供應單元時，電源供應單元在一第一時間點將判斷信號由致能狀態切換為反致能狀態，且重置單元根據具有反致能狀態之判斷信號以及待機電壓在晚於第一時間點之一第二時間點將重置信號由反致能狀態切換為致能狀態以啟動重置操作。
    本發明另提供一種處理系統，包括一處理單元、一電源供應單元、一重置單元、以及一電源控制單元。處理單元執行一信號處理操作。電源供應單元判斷來自一外部供應電源之一供應電壓是否提供至電源供應單元以產生一判斷信號，且根據供應電壓來產生一操作電壓以及一待機電壓。重置單元接收判斷信號以及待機電壓，且根據判斷信號以及待機電壓來產生一重置信號，以控制處理單元執行一重置操作。電源控制單元接收重置信號，且根據重置信號來產生一電源致能信號。電源供應單元根據電源致能信號來輸出或不輸出操作電壓至處理單元。
    在一實施例中，當電源供應單元判斷出供應電壓停止提供至電源供應單元時，電源供應單元在一第一時間點將判斷信號由致能狀態切換為反致能狀態，且重置單元根據具有反致能狀態之判斷信號以及待機電壓在晚於第一時間點之一第二時間點將重置信號由反致能狀態切換為致能狀態以控制處理單元執行重置操作。
    為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
    第1圖係表示根據本發明之一實施例之處理系統。參閱第1圖，處理系統1包括一電源控制裝置10、一處理單元11、以及一記憶體12。電源控制裝置10包括一電源供應單元100、一重置單元101、以及一電源控制單元102。電源供應單元100配置在一電源電路板上。當電源控制裝置10耦接一外部供應電壓源AC且外部供應電壓源AC正常地提供供應電壓Vac(例如電壓值約等於220ACV)時，電源供應單元100接收供應電壓Vac，且對供應電壓Vac執行壓降操作以產生複數電壓(例如包括電壓值約等於3.3V之電壓以及電壓值約等於12V之電壓)給處理系統1內各個單元，以作為各個單元的操作電壓。在此實施例中，電源供應單元100產生電壓值約等於12V之電壓給處理單元11作為其操作電壓Vop，且處理單元11根據操作電壓Vop進行信號處理操作。電源供應單元100也產生約3.3V之待機電壓Vsb給處理單元11、重置單元101、以及電源控制單元102。在此實施例中，處理系統1可以是一音訊播放系統或一影音播放系統，且處理單元11可進行音訊信號處理操作以及/或影像信號處理操作。
    此外，電源供應單元100可判斷供應電壓Vac是否被提供以產生一判斷信號Sdet。當電源供應單元100判斷出供應電壓Vac被提供時，這表示電源控制裝置10耦接外部供應電壓源AC且外部供應電壓源AC正常地提供供應電壓Vac。當電源供應單元100判斷出供應電壓Vac不被提供時，這表示電源控制裝置10沒有耦接外部供應電壓源AC，或者表示電源控制裝置10耦接外部供應電壓源AC但沒有正常地提供供應電壓Vac。在電源供應單元100判斷出供應電壓Vac不被提供的情況下，電源控制裝置10可能耦接外部供應電壓源AC，但是由於電力不穩，使得外部供應電壓源AC提供之電壓並在非正常情況下的供應電壓Vac。
    參閱第1圖，重置單元101接收判斷信號Sdet以及待機電壓Vsb，且根據判斷信號Sdet以及待機電壓Vsb來產生一重置信號Sreset，以控制處理單元11執行或不執行一重置操作，換句話說，重置信號Sreset係用來啟動或反啟動重置操作。電源控制單元102接收重置信號Sreset，且根據重置信號Sreset來產生一電源致能信號Spe至電源供應單元100，使得電源供應單元100根據電源致能信號Spe來輸出或不輸出操作電壓Vop。
    以下將詳細說明電源控制裝置10與處理單元11之操作。
    當電源供應單元100判斷出供應電壓Vac被提供時，電源供應單元100輸出待機電壓Vsb給處理單元11以及重置單元101。電源供應單元100根據判斷結果來將判斷信號Sdet切換為致能狀態。在此實施例中，具有致能狀態之判斷信號Sdet處於高電壓位準。重置單元101根據具有致能狀態之判斷信號Sdet以及待機電源Vsb來將重置信號Sreset切換為反致能狀態，以控制處理單元11不執行重置操作。在此實施例中，具有反致能狀態之重置信號Sreset處於高電壓位準。電源控制單元102根據具有反致能狀態之重置信號Sreset來將電源致能信號Spe切換為致能狀態。在此實施例中，具有致能狀態之電源致能信號Spe處於高電壓位準。電源供應單元100則根據具有致能狀態之電源致能信號Spe來將根據供應電壓Vac所產生之操作電壓Vop輸出至處理單元11。由於處理單元11也接收判斷信號Sdet，因此處理單元11可根據具有致能狀態之判斷信號Sdet得知即將開機。在電源供應單元100輸出操作電壓Vop後，處理單元11則根據具有致能狀態之判斷信號Sdet來進行開機初始化操作。
    參閱第1與2圖，當電源供應單元100判斷出供應電壓Vac沒有被提供時，電源供應單元100在時間點T1上將判斷信號Sdet由致能狀態切換為反致能狀態。在此實施例中，具有反致能狀態之判斷信號Sdet處於低電壓位準。重置單元101提供一延遲時間Tdel，且根據具有反致能狀態之判斷信號Sdet以及待機電源Vsb，在晚於時間點T1之延遲時間Tdel後的時間點T2，將重置信號Sreset由反致能狀態切換為致能狀態，以控制處理單元11執行重置操作。在此實施例中，具有致能狀態之重置信號Sreset處於低電壓位準。在時間點T1至時間點T2間的期間中，處理單元11根據具有反致能狀態之判斷信號Sdet來將系統狀態資料(包括系統參數、電源資訊等等)儲存至記憶體12。由於重置單元101提供延遲時間Tdel，因此確保處理單元11能完成資料儲存。在時間點T2上，電源控制單元102根據具有致能狀態之重置信號Sreset來控制電源致能信號Spe切換為反致能狀態。在此實施例中，具有反致能狀態之電源致能信號Spe處於低電壓位準。電源供應單元100則根據具有反致能狀態之電源致能信號Spe來停止輸出操作電壓Vop至處理單元11。在第2圖中，操作電壓Vop之時序可表示出電源供應單元100是否提供操作電壓Vop。當操作電壓Vop為高電壓位準時，表示電源供應單元100輸出操作電壓Vop；當操作電壓Vop降為低電壓位準時，表示電源供應單元100不輸出操作電壓Vop。
    根據上述，在時間點T2上，處理單元11根據具有致能狀態之重置信號Sreset而開始執行重置操作，直到時間點T3為止。在此實施例中，時間點T2至時間點T3的時間長度，即重置單元101將重置信號Sreset維持在低電壓位準的時間長度，係根據重置單元101之規格而預先決定，例如140ms。
    根據本發明實施例，電源控制單元102係根據重置信號Sreset來控制電源致能信號Spe之狀態。因此，當在時間點T1至時間點T3的期間中(例如時間點T2-3)，電源供應單元100判斷出供應電壓Vac再次被提供而將判斷信號Sdet有反致能狀態切換為致能狀態時，電源控制單元102不會因為供應電壓Vac的提供而立刻控制電源致能信號Spe切換為致能狀態。換句話說，當在時間點T1至時間點T3的期間中(例如時間點T2-3)供應電壓Vac再次被提供時，電源供應單元100不會立刻提供操作電壓Vop至處理單元11。處理單元11能完成資料儲存操作，並能完成重置操作。因此，在快速地切換提供與不提供供應電壓Vac之情況下，電源供應單元100仍能重新供給操作電源Vop，且處理系統1能正確地進行開機初始化程序。
    第3圖係表示根據本發明實施例之重置單元101。參閱第3圖，重置單元101包括一延遲電路30以及一控制器31。延遲電路30接收判斷信號Sdet，且根據判斷信號Sdet來決定延遲時間Tdel。控制器31之輸入端IN1接收待機電壓Vsb，其輸入端IN2耦接延遲電路30於節點N30，且其輸出端OUT產生重置信號Sreset。控制器31更具有一接地端GT，其耦接一參考接地GND。重置單元101更包括電容器C30與C31。電容器C30與C31彼此並聯於輸入端IN1與參考接地GND之間。
    參閱第3圖，延遲電路30包括一電阻器R300以及兩個電容器C300與C301。電阻器R30之第一端接收判斷信號Sdet，且其第二端耦接節點N30。電容器C300耦接於節點N30與參考接地GND之間。電容器C301耦接於節點N30與參考接地GND之間。延遲時間Tdel係由電阻器R300之電阻值、電容器R300之電容值、以及電容器R301之電容值來決定。在此實施例中，延遲時間Tdel約等於40ms。
    如上所述，當電源供應單元100判斷出供應電壓Vac被提供時，電源供應單元100輸出待機電壓Vsb給重置單元101，且判斷信號Sdet具有致能狀態(高電壓位準)。待機電壓Vsb之電壓值高於控制器31所預設之一臨界值(約2.93V)，因此，輸入端IN1之電壓Vin1亦高於臨界值。高電壓位準之判斷信號Sdet則透過電阻器R300來對電容器C300與C301充電，使得輸入端IN2之電壓Vin2具有高電壓位準。控制器31根據高於臨界值之電壓Vin1以及高電壓位準之電壓Vin2來產生具有反致能狀態之重置信號Sreset。
    當電源供應單元100判斷出供應電壓Vac不被提供時，判斷信號Sdet切換為具有反致能狀態(低電壓位準)。此時，隨著供應電壓Vac的不被提供，待機電壓Vsb之電壓值開始下將，且輸入端IN1之電壓由待機電壓Vsb之電壓值開始下降。此外，由於判斷信號Sdet具有低電壓位準，因此，輸入端IN2之電壓Vin2由於電容器C300與C301的放電操作而下降。當電壓Vin1下降至低於臨界值且電壓Vin2下降為具有低電壓位準時，控制器31則將重置信號Sreset由反致能狀態切換為致能狀態。參閱第2與3圖，判斷信號Sdet切換為具有反致能狀態的時間點(T1)至重置信號Sreset切換為致能狀態的時間點(T2)之間的時間則是延遲時間Tdel。根據上述，由於延遲電路30所提供之延遲時間Tdel，使得當電源供應單元100判斷出供應電壓Vac不被提供時，處理單元1能有較充足的時間來將系統狀態資料(包括系統參數、電源資訊等等)儲存至記憶體12。
    第4圖係表示根據本發明實施例之電源控制單元102。電源控制單元102包括電阻器R40～R52、電容器C40與C41、電晶體TN40與TN41、以及電晶體TP40與TP41。在此實施例中，電晶體TN40與TN41係以NPN雙極電晶體來實現，因此具有基極、集極、以及射極；電晶體TP40與TNP1係以PNP雙極電晶體來實現，因此具有基極、集極、以及射極。參閱第4圖，電源控制單元102透過節點N40接收重置信號Sreset。電阻器R40耦接於節點N40與N41之間。電容器C40耦接於節點N40與參考接地GND之間。電容器C41耦接於節點N41與參考接地GND之間。電晶體TN40之基極耦接節點N41、其射極耦接參考接地GND、以及其集極耦接節點N42。電阻器R42耦接於節點N42與N43之間。電阻器R43耦接於節點N43與N44之間。電晶體TP40之基極耦接節點N43、其射極耦接節點N44、以及其集極耦接節點N45。電阻器R44耦接節點N44與節點N46之間。電源控制單元102透過節點N46接收待機電壓Vsb。電阻器R45耦接節點N45與N47之間。電阻器R46耦接節點N46與N47之間。
    電阻器R47耦接於節點N47與N48之間。電容器C41耦接於節點N48與參考接地GND之間。電阻器R48耦接於節點N48與N49之間。電阻器R49耦接於節點N49與參考接地GND之間。電晶體TN41之基極耦接節點N49、其射極耦接參考接地GND、以及其集極耦接節點N50。電阻器R50耦接於節點N50與N51之間。電阻器R51耦接於節點N51與N52之間。電源控制單元102透過節點N52接收待機電壓Vsb。電晶體TP41之基極耦接節點N51、其射極耦接節點N52、以及其集極耦接節點N53。電阻器R52耦接於節點N53與N54之間。電源控制單元102透過節點N54接產生電源致能信號Spe。
    當電源供應單元100判斷出供應電壓Vac被提供時，電源供應單元100輸出待機電壓Vsb給電壓控制單元102，且重置單元101之控制器31產生具有反致能狀態(高電壓位準)之重置信號Sreset。此時，電晶體TN40導通，使得節點N43處於低電壓位準以導通電晶體TP40。由於節點N49處於高電壓位準，因此電晶體TN41導通，使得節點N51處於低電壓位準以導通電晶體TP41。因此，節點N54透過導通之電晶體TP41並根據待機電壓Vsb而處於高電壓位準，使得電壓控制單元102於節點N54產生高電壓位準之電壓致能信號Spe(具有致能狀態)。電源供應單元100則根據具有致能狀態之電源致能信號Spe來輸出操作電壓Vop至處理單元11。
    當電源供應單元100判斷出供應電壓Vac不被提供時，重置單元101之控制器31產生具有致能狀態(低電壓位準)之重置信號Sreset。此時，電晶體TN40關閉，使得節點N43處於高電壓位準以關閉電晶體TP40。由於節點N49處於低電壓位準，因此電晶體TN41關閉，使得節點N51處於高電壓位準以關閉電晶體TP41。因此，節點N54透過一電阻器Rp耦接參考接地GNDP接地而處於低電壓位準，使得電壓控制單元102於節點N54產生低電壓位準之電壓致能信號Spe(具有反致能狀態)。電源供應單元100則根據具有反致能狀態之電源致能信號Spe來停止輸出操作電壓Vop至處理單元11。在此實施例中，電阻器Rp設置於電源供應單元100內或者是設置於電源供應單元100內。此外，參考接地GNDP是電源電路板上的接地。
    參閱第1與第4圖，電源控制單元102更透過節點N48耦接處理單元11，以接收一控制信號Scol。當電源供應單元100判斷出供應電壓Vac被提供且處理系統1處於待機狀態時，處理單元11將控制信號Scol切換為反致能狀態。在此實施例中，具有反致能狀態之控制信號Scol具有低電壓位準。此時，節點N48處於低位準，因此電晶體TN41關閉，使得節點N51處於高電壓位準以關閉電晶體TP41。因此，節點N54透過一電阻器Rp耦接參考接地GNDP接地而處處於低電壓位準，使得電壓控制單元102於節點N54產生低電壓位準之電壓致能信號Spe(具有反致能狀態)。電源供應單元100則根據具有反致能狀態之電源致能信號Spe來停止輸出操作電壓Vop至處理單元11。
    當處理系統1處於由恢復為正常操作模式時，處理單元11將控制信號Scol切換為致能狀態。在此實施例中，具有致能狀態之控制信號Scol具有高電壓位準。此時，節點N48處於刀位準，因此電晶體TN41導通，使得節點N51處於低電壓位準以導通電晶體TP41。因此，節點N54透過導通之電晶體TP41並根據待機電壓Vsb而處於高電壓位準，使得電壓控制單元102於節點N54產生高電壓位準之電壓致能信號Spe(具有致能狀態)。電源供應單元100則根據具有致能狀態之電源致能信號Spe來輸出操作電壓Vop至處理單元11。
    本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    1．．．處理系統
    10．．．電源控制裝置
    11．．．處理單元
    12．．．記憶體
    30．．．延遲電路
    31．．．控制器
    100．．．電源供應單元
    101．．．重置單元
    102．．．電源控制單元
    C30、C31．．．電容器
    C40、C41．．．電容器
    C300、C301．．．電容器
    GND、GNDP．．．參考接地
    GT．．．接地端
    IN1、IN2．．．輸入端
    N31．．．節點
    N40...N54．．．節點
    OUT．．．輸出端
    R40...R52．．．電阻器
    R300．．．電阻器
    Rpow．．．電阻器
    Scol．．．控制信號
    Sdet．．．判斷信號
    Spe．．．電源致能信號
    Sreset．．．重置信號
    T1、T2、T2-3、T3．．．時間點
    Tdel．．．延遲時間
    TN40、TN41．．．電晶體
    TP40、TP41．．．電晶體
    Vac．．．供應電壓
    Vin1、Vin2．．．電壓
    Vop．．．操作電壓
    Vsb．．．待機電壓
    第1圖表示根據本發明實施例之處理系統；
    第2圖表示第1圖之處理系統中主要信號之時序；
    第3圖表示根據本發明實施例之處理系統中的重置單元；以及
    第4圖表示根據本發明實施例之處理系統中的電源控制單元。
    1．．．處理系統
    10．．．電源控制裝置
    11．．．處理單元
    12．．．記憶體
    100．．．電源供應單元
    101．．．重置單元
    102．．．電源控制單元
    Scol．．．控制信號
    Sdet．．．判斷信號
    Spe．．．電源致能信號
    Sreset．．．重置信號
    Vac．．．供應電壓
    Vop．．．操作電壓
    Vsb．．．待機電壓
    权利要求:
    Claims (19)
    [1] 一種電源控制裝置，包括：一電源供應單元，用以判斷來自一外部供應電源之一供應電壓是否提供至該電源供應單元以產生一判斷信號，且根據該供應電壓來產生一操作電壓以及一待機電壓；一重置單元，用以接收該判斷信號以及該待機電壓，且根據該判斷信號以及該待機電壓來產生一重置信號，以啟動一重置操作；以及一電源控制單元，用以接收該重置信號，且根據該重置信號來產生一電源致能信號；其中，該電源供應單元根據該電源致能信號來輸出或不輸出該操作電壓。
    [2] 如申請專利範圍第1項所述之電源控制裝置，其中，當該電源供應單元判斷出該供應電壓停止提供至該電源供應單元時，該電源供應單元在一第一時間點將該判斷信號由致能狀態切換為反致能狀態，且該重置單元根據具有反致能狀態之該判斷信號以及該待機電壓在晚於該第一時間點之一第二時間點將該重置信號由反致能狀態切換為致能狀態以啟動該重置操作。
    [3] 如申請專利範圍第2項所述之電源控制裝置，其中，該重置單元包括：一延遲電路，用以根據該判斷信號來決定該第二時間點與該第一時間點之間的一延遲時間；以及一控制器，具有接收該待機電壓之一第一輸入端、耦接該延遲電路於一第一節點之一第二輸入端，以及產生該重置信號之一輸出端；其中，當該電源供應單元判斷出該供應電壓在該第一時間點停止提供至該電源供應單元時，該控制器根據該延遲時間於該第二時間點將該重置信號由反致能狀態切換為致能狀態。
    [4] 如申請專利範圍第3項所述之電源控制裝置，其中，該延遲電路包括：一電阻器，具有接收該判斷信號之一第一端以及耦接該第一節點之一第二端；一第一電容器，耦接於該第一節點與一參考接地之間；以及一第二電容器，耦接於該第一節點與該參考接地之間；其中，該電阻器之電阻值、該第一電容器之電容值、以及該第二電容器之電容值決定該延遲時間。
    [5] 如申請專利範圍第2項所述之電源控制裝置，其中，該電源控制單元根據該重置信號於該第二時間點控制該電源致能信號由致能狀態切換為反致能狀態，且該電源供應單元根據具有反致能狀態之該電源致能信號而不輸出該操作電壓。
    [6] 如申請專利範圍第2項所述之電源控制裝置，其中，當該電源供應單元判斷出該供應電壓停止提供至該電源供應單元時，該重置單元在該第二時間點將該重置信號切換為致能狀態，且該重置信號在該第二時間點與一第三時間點之間維持致能狀態，該第三時間點晚於該第二時間點；其中，當該電源供應單元判斷出該供應電壓開始提供至該電源供應單元時，該電源供應單元在該第一時間點與該第三時間點之間之一第四時間點將該判斷信號由反致能狀態切換為致能狀態，且該重置單元於該第三時間點將該重置信號由致能狀態切換為反致能狀態以反啟動該重置操作。
    [7] 如申請專利範圍第6項所述之電源控制裝置，其中，該電源控制單元根據該重置信號於該第三時間點控制該電源致能信號由反致能狀態切換為致能狀態，且該電源供應單元根據具有致能狀態之該電源致能信號來輸出該操作電壓。
    [8] 如申請專利範圍第6項所述之電源控制裝置，其中，該重置單元預先決定該第三時間點與該第二時間點之間的時間。
    [9] 一種處理系統，包括：一處理單元，用以執行一信號處理操作；一電源供應單元，用以判斷來自一外部供應電源之一供應電壓是否提供至該電源供應單元以產生一判斷信號，且根據該供應電壓來產生一操作電壓以及一待機電壓；一重置單元，用以接收該判斷信號以及該待機電壓，且根據該判斷信號以及該待機電壓來產生一重置信號，以控制該處理單元執行一重置操作；以及一電源控制單元，用以接收該重置信號，且根據該重置信號來產生一電源致能信號；其中，該電源供應單元根據該電源致能信號來輸出或不輸出該操作電壓至該處理單元。
    [10] 如申請專利範圍第9項所述之處理系統，其中，當該電源供應單元判斷出該供應電壓停止提供至該電源供應單元時，該電源供應單元在一第一時間點將該判斷信號由致能狀態切換為反致能狀態，且該重置單元根據具有反致能狀態之該判斷信號以及該待機電壓在晚於該第一時間點之一第二時間點將該重置信號由反致能狀態切換為致能狀態以控制該處理單元執行該重置操作。
    [11] 如申請專利範圍第10項所述之處理系統，其中，在該第一時間點與該第二時間點之間，該處理單元根據具有反致能狀態之該判斷信號將系統狀態資料儲存至一記憶體。
    [12] 如申請專利範圍第11項所述之處理系統，其中，儲存至該記憶體之系統狀態資料包括該處理系統之狀態資料。
    [13] 如申請專利範圍第10項所述之處理系統，其中，該重置單元包括：一延遲電路，用以根據該判斷信號來決定該第二時間點與該第一時間點之間的一延遲時間；以及一控制器，具有接收該待機電壓之一第一輸入端、耦接該延遲電路於一第一節點之一第二輸入端，以及產生該重置信號之一輸出端；其中，當該電源供應單元判斷出該供應電壓在該第一時間點停止提供至該電源供應單元時，該控制器根據該延遲時間於該第二時間點將該重置信號由反致能狀態切換為致能狀態。
    [14] 如申請專利範圍第13項所述之處理系統，其中，該延遲電路包括：一電阻器，具有接收該判斷信號之一第一端以及耦接該第一節點之一第二端；一第一電容器，耦接於該第一節點與一參考接地之間；以及一第二電容器，耦接於該第一節點與該參考接地之間；其中，該電阻器之電阻值、該第一電容器之電容值、以及該第二電容器之電容值決定該延遲時間。
    [15] 如申請專利範圍第10項所述之處理系統，其中，該電源控制單元根據該重置信號於該第二時間點控制該電源致能信號由致能狀態切換為反致能狀態，且該電源供應單元根據具有反致能狀態之該電源致能信號而不輸出該操作電壓至該處理單元。
    [16] 如申請專利範圍第10項所述之處理系統，其中，當該電源供應單元判斷出該供應電壓停止提供至該電源供應單元時，該重置單元在該第二時間點將該重置信號切換為致能狀態，且該重置信號在該第二時間點與一第三時間點之間維持致能狀態以控制該處理單元執行該重置操作，該第三時間點晚於該第二時間點；其中，當該電源供應單元判斷出該供應電壓開始提供至該電源供應單元時，該電源供應單元在該第一時間點與該第三時間點之間之一第四時間點將該判斷信號由反致能狀態切換為致能狀態，且該重置單元於該第三時間點將該重置信號由致能狀態切換為反致能狀態以控制該處理單元停止執行該重置操作。
    [17] 如申請專利範圍第16項所述之處理系統，其中，在該第三時間點之後，該處理單元執行一初始化操作並接著執行該信號處理操作。
    [18] 如申請專利範圍第16項所述之處理系統，其中，該電源控制單元根據該重置信號於該第三時間點控制該電源致能信號由反致能狀態切換為致能狀態，且該電源供應單元根據具有致能狀態之該電源致能信號來輸出該操作電壓至該處理單元。
    [19] 如申請專利範圍第16項所述處理系統，其中，該重置單元預先決定該第三時間點與該第二時間點之間的時間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI461893B|2014-11-21|處理系統以及其電源控制裝置
    US7839026B2|2010-11-23|Power discharge control system
    CN103983894A|2014-08-13|插头检测器及插头检测方法
    TW201015282A|2010-04-16|Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
    TWI475364B|2015-03-01|電腦裝置及其即時時脈信號的重置方法
    US20140084973A1|2014-03-27|Semiconductor device
    TW201342023A|2013-10-16|斷電保護電路及具有該斷電保護電路的電子裝置
    TW201430551A|2014-08-01|電源控制電路及具有該電源控制電路的電子裝置
    TWI556540B|2016-11-01|電子裝置供電系統
    CN103164009A|2013-06-19|多电源供电的上电掉电复位电路及其工作方法
    JP2012226756A|2012-11-15|電源アダプタ回路
    TW201629666A|2016-08-16|單線系統時脈信號產生
    TWI402668B|2013-07-21|動態分配usb埠電源的電子設備及方法
    US9374079B2|2016-06-21|Level jump reset IC design circuit
    WO2017101308A1|2017-06-22|电视信号源自动切换装置
    TW201712997A|2017-04-01|電源啟動重置電路、電源啟動重置方法及其電子裝置
    WO2016206263A1|2016-12-29|一种防止spi flash开关机时数据破坏的系统及方法
    TW201344409A|2013-11-01|電子設備
    JP4934886B2|2012-05-23|電源回路
    JP5003541B2|2012-08-15|電源装置及びその制御方法
    TW201435561A|2014-09-16|電子裝置
    TWI408544B|2013-09-11|電子裝置及其電源控制模組
    US9660638B1|2017-05-23|One wire parasite power switch control circuit
    TWI642261B|2018-11-21|加速放電電路以及加速放電方法
    TW201446013A|2014-12-01|音頻裝置
    同族专利:
    公开号 | 公开日
    TWI461893B|2014-11-21|
    CN103092310B|2015-10-07|
    US9086869B2|2015-07-21|
    US20130113532A1|2013-05-09|
    CN103092310A|2013-05-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5715465A|1994-04-29|1998-02-03|Dell Usa, L.P.|Power supply control apparatus using last power state memory|
    US5847586A|1995-11-08|1998-12-08|Burstein; Steven|Enhanced power-on-reset/low voltage detection circuit|
    US5986488A|1997-10-21|1999-11-16|Micron Technology, Inc.|Method and apparatus for fast reset of a one-shot circuit|
    US6462971B1|1999-09-24|2002-10-08|Power Integrations, Inc.|Method and apparatus providing a multi-function terminal for a power supply controller|
    JP2004171445A|2002-11-22|2004-06-17|Renesas Technology Corp|半導体データ処理装置及びデータ処理システム|
    JP4155190B2|2003-12-25|2008-09-24|富士通株式会社|無停電電源装置、電力供給制御プログラム、電力供給制御プログラム記録媒体及び電力供給制御方法|
    KR100625294B1|2004-10-30|2006-09-18|주식회사 하이닉스반도체|전원 공급 제어 회로 및 전원 공급 회로의 제어 방법|
    JP4692318B2|2005-04-20|2011-06-01|株式会社デンソー|電子制御装置|
    TWI347517B|2007-08-30|2011-08-21|Htc Corp|Mobile device and power control method thereof|
    JP4960813B2|2007-09-14|2012-06-27|株式会社リコー|電力制御システム|
    US7990762B2|2008-02-06|2011-08-02|Unity Semiconductor Corporation|Integrated circuits to control access to multiple layers of memory|
    US7924070B2|2008-04-28|2011-04-12|Hong Fu Jin Precision Industry Co., Ltd.|Power-on reset circuit and electronic device using the same|
    US8045351B2|2008-07-09|2011-10-25|System General Corp.|Method and apparatus of providing a biased current limit for limiting maximum output power of power converters|
    CN101873001B|2009-04-23|2013-04-24|立锜科技股份有限公司|具有重置闩锁保护功能的电源管理控制装置|
    CN101923379A|2009-06-16|2010-12-22|英业达股份有限公司|重置电压产生电路|
    TWI408604B|2009-06-26|2013-09-11|Pegatron Corp|周邊控制模組、電腦系統與其操作方法|
    CN101944527B|2009-07-08|2012-11-21|炬才微电子（深圳）有限公司|一种集成电路及其待机控制方法|
    JP2011076135A|2009-09-29|2011-04-14|Toshiba Corp|電源制御装置、電子機器および電源制御方法|
    TWM381828U|2010-01-27|2010-06-01|Biostar Microtech Int L Corp|Outside reset circuit of system-setting storage|US9411704B2|2013-11-20|2016-08-09|Fujitsu Technology Solutions Intellectual Property Gmbh|Computer systems and methods of detecting AC failure|
    EP2924538B1|2014-03-25|2020-06-17|Fujitsu Technology Solutions Intellectual Property GmbH|Computer system and method for its operation|
    CN105824385B|2015-01-04|2020-02-21|台达电子工业股份有限公司|测试方法及系统|
    KR20190111430A|2018-03-22|2019-10-02|에스케이하이닉스 주식회사|리셋동작을 수행하는 반도체패키지 및 반도체시스템|
    US11163348B2|2018-05-03|2021-11-02|Samsung Electronics Co., Ltd.|Connectors that connect a storage device and power supply control device, and related power supply control devices and host interface devices|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100140244A|TWI461893B|2011-11-04|2011-11-04|處理系統以及其電源控制裝置|TW100140244A| TWI461893B|2011-11-04|2011-11-04|處理系統以及其電源控制裝置|
    CN201110358953.1A| CN103092310B|2011-11-04|2011-11-14|电源控制装置及处理系统|
    US13/415,637| US9086869B2|2011-11-04|2012-03-08|Processing system and power control device thereof|
    [返回顶部]